Modeling the Temperature Bias of Power Consumption for Nanometer-Scale CPUs in Application Processors

Karel de Vogeleer; Gérard Memmi; Pierre Jouvelot; Fabien Coelho

doi:10.1109/SAMOS.2014.6893209

Communication dans un congrès

Modeling the Temperature Bias of Power Consumption for Nanometer-Scale CPUs in Application Processors

Karel de Vogeleer ^{1, 2} Gérard Memmi ¹ Pierre Jouvelot ^{3, 2} Fabien Coelho ^{2, 3}

1 INFRES - Département Informatique et Réseaux

2 CRI - Centre de Recherche en Informatique

3 MINES ParisTech - École nationale supérieure des mines de Paris

Keywords : Computational modeling Voltage control Program processors Heating Leakage currents Temperature measurement Temperature distribution

Type de document :

Communication dans un congrès

Domaine :

Informatique [cs] / Systèmes embarqués

Informatique [cs] / Performance et fiabilité [cs.PF]

Liste complète des métadonnées

https://hal-mines-paristech.archives-ouvertes.fr/hal-01111647
Contributeur : Claire Medrala <>
Soumis le : vendredi 30 janvier 2015 - 16:52:08
Dernière modification le : jeudi 24 septembre 2020 - 16:36:02

Modeling the Temperature Bias of Power Consumption for Nanometer-Scale CPUs in Application Processors

Lien texte intégral

Identifiants

Collections

Citation

Exporter

Métriques

389

Modeling the Temperature Bias of Power Consumption for Nanometer-Scale CPUs in Application Processors

Lien texte intégral

Identifiants

Collections

Citation

Exporter

Partager

Métriques

389